5月6日，负责制定PCIe与关系圭臬的组织PCI-SIG发布了PCIe 8.0规格的0.5草案版块，已锁定中枢想法与主要机制，并涵盖电气、逻辑、兼容性与软件等构架层面，PCI-SIG成员也能运行进行原型开垦并提交最终提案。

把柄0.5版草案法度，PCIe 8.0将保管256 GT/s传输速率、弃取PAM4信号工夫、搭配前向诞妄修正（FEC）、使用Flit Mode编码、导入提高频宽后果的协定优化、保抓向下兼容性，并弃取当今正在评价中的新式相接器工夫。

PCI-SIG 的带宽表走漏，PCIe 8.0 将 x16 链路的传输速率提高至 1TB/s，即使是 x4 链路也能达到 256GB/s。这关于改日的加快器、网卡、固态硬盘以及与 CXL 关系的平台筹画来说，意味着重大的 I/O 带宽。

但由于0.5版仍非最终定稿，因此部分参数与条约优化仍可能进一步伐整。

当今AMD、英特尔、英伟达等大型硬件厂商及IP与PHY供应商，已运行开垦早期原型筹画与构架，滚球app官网下载天然仍需预留部分规格变动空间，但举座规格已熟练到足以追究启动研发使命。

此外，PCI-SIG也在抓续评估新式相接器工夫，意味着现存铜线实体层工夫已逐渐贴近极限。早在PCIe 5.0与PCIe 6.0期间，信号损耗（loss budget）、串扰（crosstalk）与反射（reflection）就已成为紧要挑战。而到了PCIe 8.0的256 GT/s传输速率后，这些问题可能进一步恶化。

在此情况下，传统PCIe插槽与主板走线可能无法在可摄取的功耗与延长下保管精粹信号无缺性，因此PCI-SIG可能谈判从头筹画PCIe插槽，如使用更高等材料与更严格小吏或再次镌汰电气传输旅途，同期增多redriver数目以保管信号质地。

由于PCI-SIG仍但愿保管向下兼容，预期不会在相接器层面进行过于激进的大改版滚球app ，而PCIe 8.0圭臬将于2028年完成最终追究定案（Final Ratification）。